(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平7-7340

(43)公開日 平成7年(1995)1月10日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

H03F 3/45

A 7436-5 J

3/345

B 8124-5J

審査請求 有 請求項の数3 OL (全 7 頁)

(21)出願番号

(22)出願日

特願平5-142472

平成5年(1993)6月15日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 丸 次夫

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 全差動増幅器

(57)【要約】

[目的] コアアンプの各接続点を低インピーダンス化し 寄生容量の影響をなくした全差動増幅器において、コモ ンモードフィードバック回路も低インピーダンス化し、 従来この回路が高速化を阻害していたという問題を解決 する。

【構成】基準電位V、・・・、と正出力V。・・、とを入力とする差動対の出力電流と、基準電位V、・・・と負出力V。・・、とを入力とする差動対の出力電流との和電流をトランジスタQ43 とトランジスタQ46とトランジスタQ47とのカレントミラー接続により、トランジスタQ21/Q22で構成される差動増幅器の能動負荷(トランジスタQ23及びQ24)のバイアス電流に加えるようにして、フィードバックループを構成し、差動増幅器のコモンモード出力電位と基準電位V・・・とが等しくなるように制御する。



15,16,17,20 電圧端子 18,19 出力端子

【特許請求の範囲】

【請求項1】 能動負荷を備えた差動増幅器の正負両出力端子の動作点電圧をコモンモードフィードバック回路で設定するように構成された全差動増幅器において、前記コモンモードフィードバック回路が、外部から与えられる基準電位と前記差動増幅器の正出力電位とを入力とする第1の差動対と、前記基準電位と前記差動増幅器の負出力電位とを入力とする第2の差動対と、前記第1の差動対の出力電流と前記第2の差動対の出力電流との和電流を前記差動増幅器の能動負荷のバイアス電流に加える和電流帰還手段とを含んでなり、前記差動増幅器のコモンモード出力電位と前記基準電位との差異を前記和電流を介して前記差動増幅器に電流帰還することにより、前記差動増幅器のコモンモード出力電位と前記基準電位とが等しくなるように制御する構成であることを特徴とする全差動増幅器。

【請求項2】 請求項1記載の全差動増幅器において、前記和電流帰還手段が、前記第1の差動対および前記第2の差動対の共通の能動負荷となる第1のトランジスタと、それぞれ前記差動増幅器の能動負荷用の第2および20第3のトランジスタのそれぞれに並列に設けられた第4および第5のトランジスタとからなり、

前記第1、第4 および第5のトランジスタがカレントミラー回路をなすように接続されていることを特徴とする 全差動増幅器。

【請求項3】 請求項1記載の全差動増幅器において、前記和電流帰還手段が、前記第1の差動対および前記第2の差動対の共通の能動負荷となる第1のトランジスタと、前記差動増幅器の能動負荷用の第2および第3のトランジスタとからなり、

前記第1、第2 および第3のトランジスタがカレントミラー回路をなすように接続されていることを特徴とする 全差動増幅器。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は全差動増幅器に関し特に、能動負荷を備え正負両出力端子の動作点電位をコモンモードフィードバック回路で制御するように構成された型の全差動増幅器に関する。

[0002]

【従来の技術】全差動増幅器のコモンモードフィードバック回路は、全差動増幅器の正負両出力端子の動作電位を設定する為のもので、例えば、シー・テームズ(C. TERMES)、アナログ・モス・インテグレイテッド・フォー・シグナル・プロセッシング(ANALOG MOS INTEGRATED CIRCUITSFOR SIGNAL PROCESING)、第254~第256頁、ワイリー・インターサイエンス・バブリケイション(A WILEY-INTERSIENCE PUBLICATION)、1986に記載されてい

る。しかし上記文献に記載された回路では、正の電源線 と負の電源線との間に多数のトランジスタが直列接続さ れているために出力動作範囲が狭くなることや、また出 力電位を任意に設定するためには素子面積を調整する必 要がある等、設計が複雑であるといった問題があった。 【0003】そこで、これらを改善したコモンモードフ ィードバック回路として、全差動増幅器の正負両出力端 子電圧の中点(コモンモード出力電位)を検出して基準 電位と比較し、その出力でコモンモード出力電位が基準 電位と等しくなるように、全差動増幅器の能動負荷とな るトランジスタの制御電極に帰還をかける方法が考えら れている。しかしカスコードタイプの全差動増幅器の場 合、出力端子に直接抵抗を接続し抵抗分割によって中点 を検出すると、利得が劣化しカスコードタイプの特徴を 生かしきれない。そこで、髙入力インピーダンスのバッ ファでいったん受けてから抵抗分割あるいは電流加算に よりコモンモード出力電位を検出する方法が考えられて いる。このような技術を用いた従来の全差動増幅器につ いて、特開平1-126811号公報に開示された電流 加算による方法を適用した差動増幅器を用いて説明す る。

【0004】図4は上記公報に記載された全差動増幅器の回路図である。同図において、電圧制御電流回路100 はよび200は出力端子19 および18 に接続され、それぞれ出力電圧を電流に変換する。その結果生じた出力電流は和電流となって和電流伝達回路300 に流れ、基準電流伝達回路400で発生した基準電流とA節点で比較される。その結果、全差動増幅器の能動負荷の一部であるトランジスタQ27/Q28のゲート電位を制御する帰屋動作が得られる。この帰還動作により、コモンモード出力電位が基準電位Vrerと等しくなる。

[0005]

【発明が解決しようとする課題】この従来の全差動増幅器は、コアアンプ500を見ると、トランジスタQ23のドレイン電極とトランジスタQ25のソース電極との接続点およびトランジスタQ24のドレイン電極とトランジスタQ26のソース電極その接続点が、トランジスタQ26がゲート接地されていることにより低インピーダンス化されているので、寄生容量によって生じる高次の極が高い周波数へ移動し、低負荷容量C、によって出来る一次の極で十分位相マージンが得られる。その結果、高速動作に適した高い遮断周波数 f τ のコアアンプとなっている。

【0006】しかし、コモンモードフィーダバック回路を見ると、抵抗R1/R2に並列につくトランジスタQ32/Q33のソース容量C1/C2やコモンモードフィードバック回路により帰還をかける為の制御電極であるトランジスタQ27/Q28のゲート容量C3の為、コモンモードループにおける高次の極が低い周波へ移50る。その結果、コアアンプ500の位相マージンが十分

10

にあるのにもかかわらず、コモンモードフィードバック 回路で位相マージンをかせぐため負荷容量C、を増加さ せる必要があった。従って f 、が低くなり高速動作が実 現出来なかった。

【0007】このことは抵抗分割によるコモンモード出 力検出方法にもいえる。すなわち、抵抗分割によって生 じた電圧を入力するトランジスタのゲート容量と分割用 抵抗とによってコモンモードループにおける高次の極が 低い周波数へ移り、その結果コモンモードフィードバッ ク回路での位相マージンをかせぐ為には負荷容量C」を 増加させなくてはならなくなる。

【0008】従って、本発明の目的は、上述のようにコ アアンプで十分高速動作が可能であるにもかかわらず、 コモンモードフィードバック回路で高速動作が阻害され るという問題を解消して、高速性に優れた全差動増幅器 を提供することである。

[0009]

【課題を解決するための手段】本発明の全差動増幅器 は、能動負荷を備えた差動増幅器の正負両出力端子の動 作点電圧をコモンモードフィードバック回路で設定する ように構成された全差動増幅器において、前記コモンモ ードフィードバック回路が、外部から与えられる基準電 位と前記差動増幅器の正出力電位とを入力とする第1の 差動対と、前記基準電位と前記差動増幅器の負出力電位 とを入力とする第2の差動対と、前記第1の差動対の出 力電流と前記第2の差動対の出力電流との和電流を前記 差動増幅器の能動負荷のバイアス電流に加える和電流帰 還手段とを含んでなり、前記差動増幅器のコモンモード 出力電位と前記基準電位との差異を前記和電流を介して 前記差動増幅器に電流帰還することにより、前記差動増 30 幅器のコモンモード出力電位と前記基準電位とが等しく なるように制御する構成であることを特徴とする全差動 増幅器となっている。

[0010]

【実施例】次に、本発明の好適な実施例について図面を 参照して説明する。図1は、本発明の第1の実施例の回 路図である。同図において、入力端子11には逆相入力 が供給され、入力端子12には正相入力が供給される。 入力端子 1 1 / 1 2 はそれぞれ、n チャネルMOSトラ ンジスタQ21/Q22のゲート電極に接続されてい る。トランジスタQ21/Q22は、ソース電極が共通 にn チャネルMOSトランジスタQ31のドレイン電極 に接続され、ドレイン電極がそれぞれpチャネルMOS トランジスタQ23/Q24のドレイン電極に接続され ている。トランジスタQ23/Q24のソース電極は高 位電源線13に接続される。またトランジスタQ23/ Q24のドレイン電極はそれぞれpチャネルMOSトラ**

 $I_{01} = (2 \cdot I_{55} \cdot K)^{1/2} \cdot V_{1d} \cdot (1 - (K/2 \cdot I_{55}) \cdot V_{1d}^{2})^{1/2}$

で表される。

【0014】尚、上式において、2・155は定電流源の 50 の式で定義される。

*ンジスタQ25/Q26のソース電極に接続される。ト ランジスタQ25/Q26は、ドレイン電極がnチャネ ルMOSトランジスタQ27/Q28のドレイン電極に 接続されるとともにnチャネルMOSトランジスタQ3 3/Q32のゲート電極に接続される。トランジスタQ 27/Q28のソース電極はnチャネルMOSトランジ スタQ29/Q30のドレイン電極に接続され、トラン ジスタQ29/Q31及びトランジスタQ31のソース 電極は低位電源線14に接続されている。

【0011】上記のトランジスタQ21~Q30は、全 差動増幅器のコアの部分を構成しており、そのうちトラ ンジスタQ23/24は能動負荷回路を構成している。 トランジスタQ23/Q24の共通ゲート電極には電圧 端子15を介してバイアス電位V,,が与えられ、トラン ジスタQ25/Q26の共通ゲート電極には電圧端子1 6を介してバイアス電位V₈₂が与えられ、トランジスタ Q27/Q28の共通ゲート電極には電圧端子20を介 してバイアス電位V₁、が与えられ、トランジスタQ2 9, Q30, Q31, Q44およびQ45のゲート電極 には電圧端子17を介してバイアス電位Va,が供給され 20 る。

【0012】トランジスタQ25/Q26のそれぞれの ソース電極に接続された出力端子18および19から は、それぞれ正出力V。、、、および負出力V。、、、が取り出 される。更に、この出力はnチャネルMOSトランジス タQ33/Q42及びnチャネルMOSトランジスタQ 32/Q41からなる二つの差動対により基準電圧V ため、と比較される。各差動対の出力電流は、共通の能動 負荷であるpチャネルMOSトランジスタQ43で電流 加算される。

【0013】とこで、上記構成におけるフィードバック 動作について説明する。一般に、MOSトランジスタで 構成された差動増幅器(一例として、図1において、対 接続のトランジスタQ32/Q41と、能動負荷のトラ ンジスタQ43と、定電流源のnチャネルMOSトラン ジスタQ44とで構成される)において、出力電流 [,, (トランジスタQ43を流れる電流)と入力電圧差V13 (基準電位 V .。, とコアンプの逆相出力 V。, . , との電圧 差)との関係は、例えば、シー・トウメイゾウ(C. T 40 OUMAZOU), アナログ・アイシー・デザイン:カ ーレントモード・アプローチ (ANALOGUE IC DESING: THE CURRENT-MODE APPROACH), 第183および第235~第23 8頁、ピーター・ペリグリナス・リミテッド(PETE R PEREGRINUSLTD.), 1990に記載 されているように、

`トランジスタQ44を流れる電流値であり又、Kは下記

 $K = \mu \cdot C_{ox} \cdot \mathbb{W} / (2 \cdot (1 + \delta) \cdot L)$ 但し、μ:MOSトランジスタのキャリアの移動度

Cox;単位面積当りのゲート酸化膜容量

₩; チャネル幅

L;チャネル長

δ;補正係数(≒0)

上式によれば、 I a 1 は、 〔1 - (K/2・I s s) · V a ¹) 1/1 が V、。 に関して偶関数であるので、 V、。 に関し 奇関数となる。そして、この出力電流 [1,1は入力電圧差 Vょに対してリニアーではないが、コモンモード出力電 10 位すなわちトランジスタQ21/Q22を含むコアアン プの正相出力と逆相出力との和の1/2の電位のずれが 小さい場合には、以下に述べるように、「こがい」の奇 関数であることを利用して、基準電位V...、とコモンモ ード出力電位との差をフィードバック量とするフィード バックループを構成することができる。

【0015】図1において、MOSトランジスタQ32 /Q41およびトランジスタQ33/Q42で構成され る二つの差動対を考える。まず、基準電位V,,,とコモ ンモード出力電位とが等しいとき、トランジスタQ32 20 /Q41からなる差動対の入力電位差をViaとすると、 トランジスタQ33/Q42からなる差動対の入力電位 差は-V.。となる。従って、それぞれ入力電位差に対し て奇関数である上記二つの差動対の出力電流 [。, および 102は互いに符号が異なり相殺し合うことになり、それ ちの和電流 I。(トランジスタQ43を流れる電流= I 。1 + I 。2)は、無入力状態での値と同じ値で変化しな い。すなわち、正常動作に悪影響を与えるようなことは ない。

【0016】次に、基準電位V, e, とコモンモード出力 30 電位とが異なり、コモンモード出力電位が基準電位V rer より高くなると、トランジスタQ43の電流は減少 する。この場合、出力振幅が小さい領域ではリニアー動 作で近似できるので、基準電位とコモンモード出力電位 との差の検出を問題なく実現できる。一方、出力振幅が 大きい領域ではリニアー近似はできないが、このとき基 準電位とコモンモード出力電位との差電圧△Ⅴが振幅に 対して小さければ、その振幅における微係数を考えれば よい。ここで、奇関数の微係数は偶関数であるので、符 号が異なり絶対値が等しい上記二つの差動対のそれぞれ の出力電流の微分は等しくなる。従って、差電圧△Ⅴに よって生じる出力電流の和電流は差電圧△∨に比例す る。但し、振幅に対する微係数が異なっているのでフィ ードバック量は振幅によって変化することになるが、フ ィードバックループにおけるループゲインが十分大きい ので、それによる正相および逆相出力への影響は無視で きる。このようにして、基準電位Vrefとコモンモード 出力電位との差をフィードバック量とするフィードバッ クループが構成されている。

ランジスタQ43とQ46及びQ47とはカーレントミ ラー構成になっており、且つトランジスタQ46/Q4 7のドレイン電極はトランジスタQ23/Q24のドレ イン電極に接続されている。したがって、トランジスタ Q43の電流が減少すればトランジスタQ46/Q47 の電流が減少しコアアンプでのバイアス電流が減少する ことによって出力のコモンモード出力電位は低くなる。 逆に、コモンモード出力電位が基準電位Vrerより低く なった場合は、同様に考えて、コモンモード出力電位が 高くなるというように帰還動作が得られ、コモンモード 出力電位が常に基準電位Vrefと等しくなる。

【0018】次にコモンモードループにおける高次の極 について見ると、本実施例では、従来の全差動増幅器と は異なってコモンモード出力電位検出用に抵抗を使用し ていないので、抵抗に並列につく寄生容量の影響を受け ない。また、コモンモードフィードバック回路による帰 還をカレントミラー構成により電流でかけているので、 制御電極であるトランジスタのゲート容量の影響を受け ない。すなわち、図1において、トランジスタQ43の ドレイン電極と二つのトランジスタQ41/Q42のド レイン電極との接続点および、トランジスタQ34のド レイン電極と二つのトランジスタQ32/Q33のドレ イン電極との接続点を見ると、それぞれの接続点の抵抗 がトランジスタQ43およびトランジスタQ34によっ て、1/g。(g。は、相互コンダクタンス)となり低 抵抗で構成されているので、低インピーダンス化されて いることが分る。従って、寄生容量によって生じる高次 の極が高い周波数へ移動する。このことは、各差動対の 電流源への接続点についてもいえる。定電流源トランジ スタQ44と差動対トランジスタQ32/Q41との接 続点および、定電流源トランジスタQ45と差動対トラ ンジスタQ33/Q42との接続点を見ると、基準電位 Vree は固定されているので各接続点からみて、トラン ジスタQ41およびトランジスタQ42がゲート接地の 構成で低入力インピーダンスに見え、従って、それぞれ の接続点は低入力インピーダンス化されている。

【0019】次に、本発明の第2の実施例について説明 する。図2は、本発明の第2の実施例の回路図である。 図2を参照すると本実施例は、図1に示す第1の実施例 におけるトランジスタQ23, Q24, Q46およびQ 47を二つのトランジスタQ23/Q24でまとめ、簡 略化したものである。トランジスタQ23/Q24は、 コモンモードフィードバック回路の二つの差動対の和電 流が流れるトランジスタQ43とカレントミラー構成と なっている。本実施例においても第1の実施例と同様 に、各接続点が寄生容量の影響を受けない低インピーダ ンスで構成されいる。

【0020】図3に、本実施例による全差動増幅器と図 4に示す従来の技術による全差動増幅器とについて、位 【0017】ここで図1に示すように本実施例では、ト 50 相特性と振幅特性 (ゲイン) とをスパイス (SPIC

E:Simulation Program with Integrated Circuit EmPhasis)によってシミュレートした結果を示す。図3において、縦軸は位相及びゲインを示し横軸は周波数を示す。又、実線は位相特性を二点鎖線は振幅特性を表わし、いずれも上側の曲線が本実施例に対するものであり、下側の曲線が従来の全差動増幅器の特性を示す。図3を参照すると、本実施例では30~40°程度の位相マージンが得られているのに対して、同じ負荷容量を用いた従来の全差動増幅器では位相マージンが殆ど0°で10ある。すなわち、位相マージンが数°程度では安定な回路とはいえないことから、従来の増幅器では動作を安定化させるために負荷容量を増加させざるを得なかったが、本実施例にはその必要がなく、従って、高速動作に適したf、の高い全差動増幅器であるといえる。

[0021]

【発明の効果】以上説明したように本発明の全差動増幅器では、電流モードでの加算によりコモンモード出力電位を検出し、電流モードでコアアンプへフィードバックしている。すなわち、二つの差動対とカレントミラーと20によりコモンモードフィードバック回路を構成している。従って、コモンモードフィードバック回路の各接続点が低インビーダンス化され、寄生容量の影響を受けず、寄生容量によって生じる高次の極が高い周波数へ移動するので、低負荷容量によって出来る一次の極で十分な位相マージンが得られる。**

*【0022】このことにより、本発明によれば、従来のコアアンプの位相マージンが十分であったのにもここわらずコモンモードフィードバック回路での位相マージンをかせぐために負荷容量を増加させざるを得ず高速性を犠牲にしていたのに対して、負荷容量を増加させることなく安定化がはかられるので、高速動作に適した高いf、の全差動増幅器を提供することが出来る。

【図面の簡単な説明】

- 【図1】本発明の第1の実施例の回路図である。
- 0 【図2】本発明の第2の実施例の回路図である。
 - 【図3】本発明の第2の実施例および従来の技術による 全差動増幅器の位相特性および振幅特性を比較して示す 図である。

【図4】従来の技術による全差動増幅器の一例の回路図 である。

【符号の説明】


- 11,12 入力端子
- 13 高位電源線
- 14 低位電源線
- 20 15, 16, 17, 20 電圧端子
 - 18,19 出力端子
 - 100,200 電圧制御電流回路
 - 300 和電流伝達回路
 - 400 基準電流伝達回路
 - 500 コアアンプ


[図1]

13户位置源線 Q43 Q45 Q46 Q23 Q47 VB1 Q42 Q41 Q27 E8 Q27 Q27 Q28 20 Q44 Q45 Q27 Q29 Q30 VB3 Q44 Q45 VSS


15.16,17.20 穩圧端子 18,19 出力帽子

【図3】





【図4】



15,16,17,20 電圧端子 18,19 出力端子